⑴ quartus2 中的CPLD擦除选项在哪里
JTAG用于下载调试，用AS方式可以擦除配置FLASH !!
⑵ CPLD芯片解密的简介
CPLD（Complex Programmable Logic Device）是Complex PLD的简称，一种较PLD为复杂的逻辑元件，是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。CPLD只是能装载程序芯片的其中一个类。能烧录程序并能加密的芯片还有DSP，MCU，，AVR，ARM等，也有专门设计有加密算法用于专业加密的芯片或设计验证厂家代码工作等功能芯片，该类芯片业能实现防止电子产品复制的目的。结构分类及解密技术1．逻辑单元阵列（LCA），包括逻辑快、互连阵列和I/O块2．复合CPLD结构，包括逻辑块和互连矩阵开关CPLD具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用CPLD器件。CPLD器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。任何一款CPLD芯片从理论上讲，攻击者均可利用足够的投资和时间使用以上方法来攻破，这是系统设计者应该始终牢记的基本原则。因此，作为电子产品的设计工程师非常有必要了解当前CPLD单片机攻击的最新技术，做到知己知彼，心中有数。侵入型CPLD芯片解密的第一步是揭去芯片封装（简称“开盖”有时候称“开封”，英文为“DECAP”，decapsulation）。有两种方法可以达到这一目的：第一种是完全溶解掉芯片封装，暴露金属连线。第二种是只移掉硅核上面的塑料封装。芯片上面的塑料可以用小刀揭开，芯片周围的环氧树脂可以用浓硝酸腐蚀掉。热的浓硝酸会溶解掉芯片封装而不会影响芯片及连线。该过程一般在非常干燥的条件下进行，因为水的存在可能会侵蚀已暴露的铝线连接（这就可能造成解密失败）。接着在超声池里先用丙酮清洗CPLD单片机以除去残余硝酸，并浸泡。最后一步是寻找保护熔丝的位置并将保护熔丝暴露在紫外光下。一般用一台放大倍数至少100倍的显微镜，从编程电压输入脚的连线跟踪进去，来寻找保护熔丝。若没有显微镜，则采用将芯片的不同部分暴露到紫外光下并观察结果的方式进行简单的搜索。操作时应用不透明的纸片覆盖芯片以保护程序存储器不被紫外光擦除。将保护熔丝暴露在紫外光下5～10分钟就能破坏掉保护位的保护作用，之后，使用简单的编程器就可直接读出程序存储器的内容。
⑶ CPLD和FPGA的编程和配置有哪些方式
对CPLD/FPGA芯片进行编程配置的方式有多种1、按使用计算机的通讯接口划分，有：（1）串口下载（BitBlaster或MasterBlaster）、（2）并口下载（ByteBlaster）、（3）USB接口下载(MasterBlaster或APU)等方式。2、若按使用的CPLD/FPGA器件划分，有：1）CPLD编程（适用于片内编程元件为EPROM、E2PROM 和闪存的器件）；2）FPGA下载（适用于片内编程元件为SDRAM的器件）3、按CPLD/FPGA器件在编程下载过程中的状态划分,有:1）主动配置方式。在这种配置方式下,由CPLD器件引导配置操作的过程并控制着外部存贮器和初始化过程；2）被动配置方式。在这种配置方式下,由外部CPU或控制器（如单片机）控制配置的过程。CPLD/FPGA器件按照正常使用和下载的不同过程其工作状态分为三种：1、用户状态(User mode)即电路中CPLD器件正常工作时的状态；2、配置状态(Configuration mode )指将编程数据装入CPLD/FPGA器件的过程，也可称之为下载状态；3、初始化状态(Initialization)此时CPLD/FPGA器件内部的各类寄存器复位，让I／O引脚为使器件正常工作作好准备。ALTERA公司的开发系统MAX+PLUSⅡ可以生成多种格式的编程数据文件。对于不同系列器件, 所能生成的编程/配置文件类型有所不同, 但大致可有下面几种类型:①SRAM Object格式（.sof）:SOF格式文件用于FLEX器件的Bit Blaster或Byteblaster被动配置方式。MAX+PLUS II编译综合工具会在编译综合过程中自动为FLEX系列器件生成SOF数据格式文件, 其它数据格式均可由该种格式转化而成。②Programming Object格式（.pof）:POF格式文件用于对MAX系列器件编程配置, 也可以用于对采用EPROM配置方式的FLEX器件进行配置。POF文件也是由MAX+PLUS II软件在编译综合过程中自动产生。③十六进制格式（.hex）:HEX格式文件是使用第三方编程硬件对并行EPROM编程的数据文件，从而可以将并行EPROM作为数据源, 用微处理器对FLEX器件进行被动串行同步（PS）配置或被动串行异步（PSA）配置。④ASCII码文本格式（.ttf）:TTF格式文件适用于被动串行同步（PS）配置和被动串行异步（PSA）配置类型, 它在配置数据之间以逗号分隔。编程一般会用：Verilog和VHDL两种来完成，也用用电路直接搭的，那种比较高端，需要很丰富的设计经验，和对数字电路的了解
⑷ ISE的CPLD怎么用AS下载
目前大多数CPLD只支持JTAG一种加载模式，把jed文件通过JTAG下载进去就ok了，掉电绝对不会丢失。因为CPLD在片内集成了一小块FLASH，专门用来存配置文件，这是FPGA所不具备的。FPGA不论哪种加载方式掉电都是会丢失的，上电要重新加载。JTAG是直接对FPGA的SRAM进行编程，而AS模式是external FLASH的数据在上电时自动被FPGA读入完成加载。
⑸ 关于CPLD的简单问题
不需要擦除工具，重新下程序后，新的程序覆盖掉原来的程序。完全可以，CPLD芯片一般至少可以擦除、烧写1万次以上。
⑹ 单片机怎样控制CPLD
可以将配置好的CPLD理解成各种接口芯片的集成，单片机可以象控制各种接口芯片一样控制cpld CPLD需要使用VHDL 之类的语言编写程序 实现各种定制功能。最后生成cpld的配置文件。 在单片机操作之前 需要先将配置文件写入 CPLD
⑺ 简述基于eda软件的fpga/cpld设计流程主要包括哪几个步骤
1、功能定义/器件选型
一般都采用自顶向下的设计方法，把系统分成若干个基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直这样做下去，直到可以直接使用EDA元件库为止。
2、设计输入
设计输入是将所设计的系统或电路以开发软件要求的某种形式表示出来，并输入给EDA工具的过程。常用的方法有硬件描述语言(HDL)和原理图输入方法等。原理图输入方式是一种最直接的描述方式，在可编程芯片发展的早期应用比较广泛，它将所需的器件从元件库中调出来，画出原理图。
3、功能仿真
功能仿真也称为前仿真是在编译之前对用户所设计的电路进行逻辑功能验证，此时的仿真没有延迟信息，仅对初步的功能进行检测。
4、综合优化
所谓综合就是将较高级抽象层次的描述转化成较低层次的描述。综合优化根据目标与要求优化所生成的逻辑连接，使层次设计平面化，供FPGA布局布线软件进行实现。
5、综合后仿真
综合后仿真检查综合结果是否和原设计一致。在仿真时，把综合生成的标准延时文件反标注到综合仿真模型中去，可估计门延时带来的影响。但这一步骤不能估计线延时，因此和布线后的实际情况还有一定的差距，并不十分准确。
6、实现与布局布线
布局布线可理解为利用实现工具把逻辑映射到目标器件结构的资源中，决定逻辑的最佳布局，选择逻辑与输入输出功能链接的布线通道进行连线，并产生相应文件(如配置文件与相关报告)，实现是将综合生成的逻辑网表配置到具体的FPGA芯片上，布局布线是其中最重要的过程。
7、时序仿真
时序仿真，也称为后仿真，是指将布局布线的延时信息反标注到设计网表中来检测有无时序违规(即不满足时序约束条件或器件固有的时序规则，如建立时间、保持时间等)现象。时序仿真包含的延迟信息最全，也最精确，能较好地反映芯片的实际工作情况。
8、板级仿真与验证
板级仿真主要应用于高速电路设计中，对高速系统的信号完整性、电磁干扰等特征进行分析，一般都以第三方工具进行仿真和验证。
9、芯片编程与调试
设计的最后一步就是芯片编程与调试。芯片编程是指产生使用的数据文件(位数据流文件，Bitstream Generation)，然后将编程数据下载到FPGA芯片中。其中，芯片编程需要满足一定的条件，如编程电压、编程时序和编程算法等方面。
⑻ 如何能读取CPLD内部程序
保证你程序编译正确点击工具栏上的programmer按钮或tools->programmer在handware setup中选择你的仿真器，在这之前你应该已经将仿真器连接至电脑，并成功安装了驱动。在mode中选择下载模式，一般常用的有两种模式JTAG和Active Serial Programming.JTAG模式下载快，但是断电后丢失。ASP模式直接将程序固化到硬件，下载后不丢失。这里直接选择ASP模式(我这里以FPGA下载过程为例,CPLD好久没用了,好像CPLD没有JTAG模式，大体都一致，你试一下就行)。选择你要下载的文件，勾选Program/Configure.点击Start开始下载，下载完成，从新上电，程序开始运行。
